退出
我的积分:
中文文献批量获取
外文文献批量获取
牛彦明; 史忠科;
西北工业大学自动化学院,西安,710072;
FPGA; 帧存时序; Verilog HDL; 信息获取;
机译:基于Wiener LMS的3G CDMA系统中多路径信道估计的实时DSP和FPGA实现
机译:基于DSP + FPGA架构的多通道模拟采集系统设计
机译:基于DSP / FPGA的机动目标跟踪系统设计
机译:基于DSP和FPGA的实时图像压缩系统设计
机译:基于FPGA的DSP系统中SEU引起的噪声的分析和缓解。
机译:基于FPGA的高精度时差信息提取方法及其硬件电路的实现
机译:基于高速FpGa和Dsp的FFT处理器的实现,用于提高基于光纤的传感系统中的应变解调性能
机译:用于中央处理器(CPUS),多处理器系统,数据流处理器(DSPS),脉动处理器和现场可编程门阵列(FPGAS)的数字和逻辑运算处理单元
机译:基于FPGA和DSP的超声波气体流量计
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。