H.264 ABT与量化器的硬件设计与实现

摘要

基于自适应块划分尺寸变换(ABT)和8×8整数 DCT(IDCT) 与量化的实现算法,改进了现有的4×4 整数 DCT 与量化算法.利用两种变换算法可合并性和量化的相似性,设计了可复用 ABT 和量化器的硬件电路,并使用 Verilog 语言对该设计进行了超大规模集成电路(VLSI)实现,采用SMIC 0.18μm工艺,综合后的电路关键路径最大延时为11.94 as,电路面积为1.20 mm2.实验对比结果表明,本设计在基本不增加面积的情况下,使得原来只能处理 8×8 的 IDCT 和量化器也能处理 4×4 IDCT 与量化,增强了硬件电路的适应性,同时也提高了系统的灵活性.