一种改进的极化码SCL译码度量排序器设计

摘要

cqvip:在极化码连续消除列表(SCL)算法中译码时延是提升译码性能的关键,度量排序是译码时延的重要部分。为了降低译码时度量排序的时间消耗,首次将并行全比较排序应用到极化码译码度量排序中,并提出一种简化全比较(SPF)改进结构以降低硬件消耗。经过数据分析表明,在硬件相差无几的情况下,当列表长度为8时,传统剪切双调排序结构(PBS)的延时是简化全比较(SPF)结构的2.25倍。FPGA仿真的实验结果表明,简化全比较(SPF)结构具备排序延时低和硬件效率高的特点。