极化码性能研究及CA-SCL译码器的FPGA实现

摘要

随着社会的进步，移动通信技术已进入5G新时代，极化码（Polar Code）作为5G的热门备选编码方案正受到广泛的关注和研究。近几年来，虽然有成熟的Turbo码和LDPC码这些高效实用的信道编码，但它们的误码性能与香农限存在一些差距，而极化码是唯一在理论上证明能达到香农极限的编码。目前，极化码作为控制信道的编码方案，已被写入5G标准中。
　　极化码由Arikan在2008年发现并提出，其产生基础是基于离散二进制无记忆信道（B-DMC）的极化现象，其编码和译码均具有高效且易于实现的结构，因而具有很大的应用潜力。本文的主要研究了有限码长下极化码的码字构造方法和译码算法，以及设计基于CA-SCL算法的译码器的硬件结构和FPGA实现。具体工作如下：
　　首先介绍了现有的Turbo码和LDPC码这两种可迭代的编码，详细介绍了它们的编译码结构和算法，仿真模拟了译码性能，指出Turbo码会出现错误平台现象，非规则LDPC码的编码复杂度高，最后介绍了极化码，并从码字构造、编码和译码三个方面做比较，证明了极化码的优越性。
　　其次详细介绍了极化码的产生原理，研究了信道分解和信道合并过程中发生信道极化时， BEC等信道模型的参数变化规律，仿真分析了极化定理的实质，并引出极化编码理论。具体分析了生成矩阵的产生和编码流程，并基于编码原理研究了码字构造方法，提出了针对不同信道环境的信息位选择方法，对每种方法进行性能分析，结果表明高斯近似方法更具有实用价值。最后研究了Plotkin结构的RM码与极化码的异同。
　　然后研究了极化码的译码算法。在基础SC算法上提出了运算改进型的LLR近似计算和性能改进型的SCL译码方法。SCL译码算法在SC的基础上增加了多条路径的选择，使得算法性能接近于ML译码的性能，CA-SCL在SCL方法的基础上增加了冗余校验CRC码，迭代译码时对输出的序列进行CRC过滤，一旦某序列校验和为零则直接作为译码结果输出并停止迭代。CRC码校验进一步提高SCL算法的纠错能力，将此方法作为最后硬件实现的译码方法。
　　最后对CA-SCL译码器进行FPGA硬件结构的设计。针对CA-SCL译码的各个环节，分别设计相关的子功能模块，在QuartusII软件上完成了verilog程序输入，在Modelsim中完成功能仿真和调试，仿真成功后，在译码器顶层模块得到译码的输出结果。所设计的循环冗余SCL译码器在工作频率300Mhz时达到6.5Mbps的吞吐率。

目录

声明

缩略词

第一章 绪论

1.1 数字通信系统结构

1.2 信道编码技术的发展

1.3 极化码技术的发展与研究现状

1.4 极化码译码器的研究现状

1.5 论文结构和内容安排

第二章 极化码与传统可迭代编码

2.1 Turbo码

2.2 LDPC码

2.3 极化码

2.4 Turbo、LDPC和极化码技术比较

第三章 极化码的基本原理

3.1 极化码应用的信道模型

3.2 极化码参数说明

3.3 信道极化

3.4 本章小结

第四章 极化码的编码

4.1 极化码生成矩阵

4.2 信息位的选择

4.3 极化码编码复杂度

4.4 极化码与RM码

4.5 本章小结

第五章 极化码的译码和性能分析

5.1 极化码SC译码

5.2 极化码BP译码

5.3 极化码SC改进译码方法

5.4 极化码仿真和译码方法性能比较

5.5 本章小结

第六章 循环冗余SCL译码器设计与FPGA实现

6.1 FPGA设计流程

6.2 系统整体方案

6.3 数据表示与量化方案

6.4 冗余SCL译码器整体设计

6.5 循环冗余SCL译码器详细设计

6.6 译码器仿真测试

6.7 本章小结

第七章 总结与展望

7.1 本文主要工作总结

7.2 后续工作展望

参考文献

致谢

在学期间的研究成果及发表的学术论文

附录A