一种低实现复杂度LDPC译码器的FPGA实现

摘要

针对星上载荷资源有限的特点,研究了低资源消耗LDPC译码器设计与实现.基于归一化最小和算法,提出了一种低实现复杂度LDPC译码器的FPGA实现方法;提出了低复杂度译码器的通用实现结构,可支持多种码率和码型;最后,基于FPGA硬件平台对所提方法进行了验证,采用Xilinx xc4vsx35芯片设计实现了一个(4096,2048)LDPC译码器,仅消耗了芯片4％的逻辑资源,最高工作时钟可达180MHz.