一种低功耗16-bit双向进位加法器设计

摘要

在地址产生单元中,循环寻址和位反序寻址需要进行大量的正向加法和逆向加法操作,加法器功耗常常在整个地址产生单元占很大比重.提出了一种基于180nm的低功耗16-bit双向进位加法器,采用传输门与互补CMOS混合结构,可进行正向和逆向加法.并在不同的电容负载情况下通过HSPICE在1.8V供电电压下对所提出加法器进行仿真,得到的功耗与功耗延时积(PDP)与传统的28T加法器相比,具有较大改进.