退出
我的积分:
中文文献批量获取
外文文献批量获取
吕思宇; 倪云龙; 叶胜衣; 朱燕君;
中国电子科技集团公司第五十八研究所;
CAN总线; CAN控制器; 现场可编程门阵列; 知识产权内核; ISIM仿真;
机译:使用Verilog设计和仿真I2C总线
机译:Java语言中具有分层总线仲裁策略的总线系统的建模和仿真
机译:基于Verilog语言的参数化总线接口设计
机译:基于软件代理的环境框架,用于链接Verilog的分布式仿真。
机译:基于混合CNN和LSTM的语言处理模型构建与仿真
机译:使用pLI 2.0进行Verilog plus C语言建模:下一代仿真语言
机译:基于计算机仿真的时分复用数据总线比较
机译:具有GUI接口的基于计算编程语言的仿真器和使用该仿真器的仿真器执行方法
机译:用于生成用于微控制器仿真过程的输入输出信号的设备基于独立的端口仿真单元,该单元允许使用以总线模式运行的标准微控制器
机译:超媒体浏览器API仿真,可在基于脚本语言的交互式程序中将浏览器插件和小程序用作嵌入式窗口小部件
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。