基于Nios Ⅱ的三片ADC并行采集系统的设计

摘要

多片 ADC 芯片并行时间交替采样能有效地提高系统的采样速率.但由于多种因素的影响.多个ADC通道间存在失配误差.严重降低了采集系统的性能.文章提出了一种多片 ADC 拼接系统的实现方法,该方法采用 Nios Ⅱ软核计算出多个ADC 通道间的误差,并在 FPGA 后端校正输出高速、高精度的数字信号.