基于FPGA的LPDC译码实现

摘要

低密度奇偶校验码(Low-Density Pariy-Check codes,LDPC codes)是一种基于图和迭代译码的信道编码方案,它是据Turbo码的另外一种性能非常接近Shannon极限的信道编码.本文在探讨了LDPC码的经典BP(Belief ProPagation)译码算法的基础上,采用一种改进行的复杂度较低,性能较好的LLRBP译码算法在FPGA上进行实现,验证了LDPC码的优异性能,对于译码算法的硬件实现具有指导意义.