基于FPGA的TPC编译码器设计与实现

摘要

介绍了Turbo乘积码(TPC)的编译码原理,并对TPC码字结构进行了分析.在高斯信道下给出了子码为扩展汉明码(64,57,4)的TPC码的误码率性能,并对编译码器的模块设计进行说明,同时采用Altera公司的EP2S180芯片完成了方案验证.结果表明,在系统时钟为100 MHz的情况下,译码时延约为44μs,可较好地满足实时性需求.