带有饱和处理功能的并行乘加单元设计

贾俊波; 杨军; 吴艳; 陆生礼

首页> 中文期刊> 《电子设计应用》 >带有饱和处理功能的并行乘加单元设计

带有饱和处理功能的并行乘加单元设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文介绍了一种48bit+24bit×24bit带饱和处理的MAC单元设计.在乘法器的设计中,采用改进的booth算法来减少部分积的数目,用由压缩单元组成的Wallace tree将产生的部分积相加,并将被加数作为乘法器的一个部分积参与到Wallace tree阵列中来完成乘加运算,同时增加了饱和检测和饱和值运算逻辑来实现饱和处理.

著录项

来源
《电子设计应用》 |2004年第11期|65-67|共3页
作者
贾俊波; 杨军; 吴艳; 陆生礼;
展开▼
作者单位

东南大学国家专用集成电路工程中心;

东南大学国家专用集成电路工程中心;

东南大学国家专用集成电路工程中心;

东南大学国家专用集成电路工程中心;

展开▼
原文格式 PDF
正文语种 chi
中图分类 TP332.22;
关键词
booth算法; Wallace tree; 饱和处理; 饱和检测;

相似文献

中文文献
外文文献
专利

1. 溢出并行检测低功耗饱和乘加单元的研究与实现 [J] . 卢结成 ,成学斌 ,丁丁 . 小型微型计算机系统 . 2005,第010期
2. 多态并行阵列机中处理单元的设计与实现 [J] . 李涛 ,刘应天 ,乔虹 . 西安邮电学院学报 . 2015,第003期
3. 多态并行阵列机中处理单元的设计与实现 [J] . 李涛 ,刘应天 ,乔虹 . 西安邮电大学学报 . 2015,第003期
4. HDTV视频编码器系统子图分割并行处理单元的设计与实现 [J] . 熊红凯 ,余松煜 ,叶玮 . 数据采集与处理 . 2002,第004期
5. 一种具有饱和处理功能的24位并行乘加单元优化设计 [C] . 张萌 ,贾俊波 ,郑维山 . 第十四届全国半导体集成电路、硅材料学术年会 . 2005
6. 饱和乘加运算单元的设计与优化 [A] . 贾俊波 . 2005

带有饱和处理功能的并行乘加单元设计

摘要

著录项

相似文献

相关主题

期刊订阅