退出
我的积分:
中文文献批量获取
外文文献批量获取
Aruna Rubasinghe;
斯里兰卡Moratuwa大学;
机译:低组件数逻辑探头可与TTL和CMOS逻辑一起使用
机译:利用Prosis ISIS 7 Professional上的共用阳极七段显示和反相逻辑门设计TTL电压水平逻辑探头[8]
机译:使用基于标准BiCMOS工艺的单稳态-双稳态过渡逻辑元件的逻辑电路设计
机译:CMOS钳位摆动逻辑(CMOS CSL)和CMOS差分钳位摆动逻辑(CMOS DCSL)
机译:测试BiCMOS和动态CMOS逻辑
机译:接触塞沉积条件对多级CMOS逻辑互连器件中结漏电流和接触电阻的影响
机译:考虑到元件的时延的基于逻辑建模的组合CMOS电路能耗估算
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法
机译:接口电路位于电源电压低的逻辑电路和TTL或CMOS逻辑电路之间
机译:CMOS或TTL与电流模式逻辑之间的逻辑电平转换器-在具有不同栅极电压的两个互补MOSFET的电阻和链的交界处提供具有较小电平偏移的输出
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。