基于FPGA中CLB结构模型的内部进化及其容错

摘要

内部进化是研究在线可进化硬件的方法,可用于实现容错、自适应的航天器硬件系统。现场可编程门阵列(FPGA,Field Programmable Gate Array)是目前实现数字电路进化的主要可编程逻辑器件。本文分析了FPGA的结构特点,对其基本组成单元可配置逻辑块(CLB,Configurable Logic Block)的结构进行了简化,提出一种可编程逻辑器件模型,设计了一种基于该模型的内部进化方法,并实现了一个内部进化系统。采用故障注入的方法对内部进化的容错特性进行了研究,讨论了可进化硬件实现容错的条件。