AMBA2.0总线IP核的设计与实现

摘要

文章采用Top-Down的方法设计了AMBA2.0总线IP核,它包括AHB和APB两个子IP核。所有AMBA结构模块均实现了RTL级建模,对其中较复杂的仲裁器和AHB/APB桥模块给出了详细的描述。该IP完成了FPGA的验证,最高频率为53.6MHz。在ASIC0.18μm标准单元库下对该IP进行综合与优化,最高频率可以达到150MHz。