一种40 ns 16 kb EEPROM的设计与实现

摘要

基于0.35μmCMOS工艺,设计并实现了一个3.3V16kbEEPROM存储器。该电路采用2k×8的并行结构体系。通过优化设计灵敏放大器、位线译码和字线充放电等电路,加快了读取速度,典型值仅40ns;通过编程模式和编程电路的设计,提高了编程速度,页编程时间为2ms,等效于每字节62ms。重点研究了片上高压产生电路,提出了一种在不增加工艺难度和设计复杂度的情况下提供良好性能的电荷泵电路。电路的单元面积为11.27μm2,芯片尺寸约1.5mm2。