基于流水线技术的可重构体系结构的研究与设计

摘要

目前,FPGA动态可重构技术大部分基于常规的SRAM FPGA平台,其主要的应用还停留在静态系统重构。真正意义上的动态重构系统由于其功能的连续性会受到重构时隙的影响,还处于研究阶段。重构时隙是实现动态重构系统的瓶颈问题。利用流水线技术和可重构技术,提出了一种动态可重构体系结构;采用AES算法对其进行仿真验证。结果表明,该结构有效地解决了动态重构系统中的重构时隙问题,可很好地应用到高速可重构体系结构设计中。