首页> 中文学位 >基于ARM体系结构流水线的研究与设计
【6h】

基于ARM体系结构流水线的研究与设计

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

§1.1 嵌入式微处理器

§1.2 国内外发展现状

§1.3 课题背景

§1.4 本文的工作

§1.5 章节安排

第二章 RISC体系结构

§2.1 CISC与RISC

§2.2 ARM的编程模式

§2.3 本章小结

第三章 ARM指令系统

§3.1 指令系统概述

§3.2 ARM指令系统概述

§3.3 ARM指令的条件执行

§3.4 分支指令

§3.5 数据处理指令

§3.6 程序状态寄存器(PSR)处理指令

§3.7 加载/存储指令

§3.8 异常产生指令

§3.9 本章小结

第四章 流水线技术及相关问题

§4.1 流水线概述

§4.2 流水线的VLSI实现概述

§4.3 流水线实现的局限

§4.4 流水线的理想假设

§4.5 流水线的相关问题

§4.6 本章小结

第五章 流水线设计

§5.1 设计概述

§5.2 IF级的设计

§5.3 DEC级的设计

§5.4 EXE级的设计

§5.5 MEM级的设计

§5.6 数据旁路的设计

§5.7 本章小结

第六章 综合与仿真

§6.1 综合与仿真概述

§6.2 仿真环境

§6.3 测试平台

§6.4 仿真方案

§6.5 时钟频率分析

§6.6 仿真及波形分析

§6.7 FPGA验证

§6.8 本章小结

第七章 总结与展望

§7.1 总结

§7.2 展望

参考文献

致谢

作者在攻读硕士期间主要研究成果

展开▼

摘要

嵌入式微处理器大量应用于各种消费类电子产品中,如手机、数码相机以及汽车信息系统等。随着嵌入式应用对计算能力要求的不断提高,32位嵌入式处理器应用日益广泛,其中ARM处理器的应用范围非常广阔。
  处理器设计是一项高度复杂和高科技含量的核心技术,长期以来只为少数几个国家的几个公司和实验室所掌握。在这种背景下,探索处理器设计和实现的合理方案,加快我国处理器研究的前进步伐,就显得意义重大。
  在研究流水线理论的基础上,并参考其它处理器的流水线结构,本文设计采用了5级流水线结构,分别是取指、译码、执行、访存和写回。在深入研究ARM处理器的体系结构、编程模式和指令系统之后,设计了一个处理器流水线系统。采用VerilogHDL描述完成了取指、译码、ALU单元、移位器等功能模块设计,流水线系统与ARM指令系统和编程模式基本兼容。借鉴Michael Gschwind等人把控制器功能划分的思想,本文把控制器的功能分散到各个流水段中。由于简化了流水线各段之间的控制关系,因此不会造成流水线效率的下降。
  流水线相关是造成流水线效率下降的根本原因,本文设计通过采用指令存储器和数据存储器分离的哈佛结构,避免了取指和访存的结构相关;采用分支预测方案,减少了流水线的控制相关;采用数据旁路、提前形成标志位、延迟使用操作数方案,减少了流水线的数据相关,较好地解决了流水线相关问题。
  在完成处理器流水线系统设计之后,针对分支预测、数据旁路等设计方案,编写了测试指令并验证其正确性和有效性。在QuartusⅡ6.0开发环境下进行了时序仿真,给出相应的仿真波形图及相应说明。最后下载到Altera DE2开发板,验证设计的正确性。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号