一种基于DDS+PLL结构的频率合成器的设计

摘要

讨论了一种输出频带宽、跳频速度快、相位噪声低、频率分辨率高的频率合成器的设计方法。该设计采用DDS+PLL结构,在对单片机的输出信号进行电平转换后采用并行数据控制方式对DDS芯片进行置数,并通过仿真软件设计了环路滤波器和DDS后级低通滤波器,改善了输出信号的相位噪声和杂散性能。基于该方法研制实现了输出频率范围为700～1200MHz的宽带频率合成器,实验结果表明该频率合成器输出功率大于+4dBm,环路锁定时间为14μs,输出信号相位噪声优于-94dBc/Hz@1kHz,近端杂散抑制度大于-59dBc。