基于FPGA的DDS算法的优化

摘要

在分析了传统的DDS算法的基础上,提出了一种改进方案,使得系统的复杂度降低,更趋于模块化,产生的波形频率更准确。输出采用一个周期8个采样点的定点输出,系统时钟频率为80MHz,信号的谐波小于-70dB。输出信号的范围为DC到10MHz,信号频率的步长为0.1Hz,相应的转换速度为12.5ns。