新型低功耗8位250 MSPS 3级Flash A/D转换器

摘要

为了降低A/D转换器(ADC)的功耗和面积,基于Flash ADC原理,利用分级比较方式,减少ADC比较器数目,并源自全新的基准区间选通逻辑模块,替代MDAC和残差放大单元;针对8位分辨精度,提出了一种新型3级Flash ADC架构,并依此结构,设计实现了一个8位250 MSPSADC。0.35μm/3.3 V AMS Si-CMOS工艺模型和版图验证结果表明,在实现250 MSPS前提下,DNL<±0.4 LSB,INL<±0.5 LSB;Nyquist频率下,SFDR为59.2 dB,功耗85 mW,面积1.20mm×8 mm。对比同类ADC,功耗与面积指标明显占优。该系统架构可望应用于高速低功耗混合信号处理电路的研究和开发。