用取样保持鉴相器的数字式频率合成器环路设计

摘要

本文在论述频率合成器设计的一般原则与步骤的基础上,从计算合成器输出相位噪声指标入手,来选择环路最佳参数ζ、ω0,并对一个采用取样保持鉴相器与吞脉冲分频器的典型数字式频率合成器环路进行了详细的工程设计,所使用的方法与步骤对设计其它类型的频率合成器同样适用。