MIPS内存管理单元的设计与实现

摘要

设计MIPS32 4kc 处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射.在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB 的查询速度.MMU与总线接口模块的时序采用简化的AMBA 协议,与处理器进行联合调试并运行Linux 操作系统,同时在功能上通过FPGA 验证.该模块经过DC 综合后,面积约为32K 等效逻辑门.