32位MIPS微处理器内存管理单元的设计

摘要

随着我国电子信息产业的飞速发展，通用处理器芯片的自主研发已经迫在眉睫。近三十年来，微处理器的工作频率持续快速提升，但相比于微处理器性能的快速发展，存储器的发展却相对滞后，这在很大程度上降低了微处理器的工作效率。目前，大多数微处理器采用分层次存储体系和内存管理单元这两个紧密耦合的部件，来提升存储系统的访问速度。而内存管理单元作为通用处理器的核心技术之一，对微处理器运行效率的影响至关重要。因此，研究内存管理单元的设计有着重大的学术价值和现实意义。
　　本文深入研究虚拟存储系统和内存管理单元的功能特性，进行了需求分析，提出了32位MIPS微处理器内存管理单元(MMU)的设计目标，并完成了MMU的微体系结构设计，划分了功能模块。使用Verilog语言对MMU寄存器组，指令旁路地址转译后备缓冲器(ITLB)模块，数据旁路地址转译后备缓冲器(DTLB)模块，MMU控制模块等进行了详细设计，设计的MMU可将处理器发出的虚拟地址转换成内存的物理地址，并提供存储权限的保护，且支持两种模式：用户模式和管理模式。其中，ITLB, DTLB模块均采用直接映射结构，拥有64个表项的容量，并分别用作指令地址和数据地址的转换。为了节省内存空间，采用层次型的页表结构，并在设计页表项时，为每个页表项设置相应工作模式读、写或执行状态位，并设置进程号，以达到对内存空间的保护作用。搭建了功能仿真的验证平台，验证平台分为三部分，分别为用来产生虚拟地址、读写寄存器、初始化系统等操作的系统任务，被验证的MMU RTL模型以及激励响应，依据测试方案，开发测试用例，在验证平台中施加激励，获取响应，确认响应是否满足预期的功能目标，直到MMU的所有功能均能正确实现。采用基于FPGA的硬件仿真，得出MMU在实际应用环境中的资源消耗报告、时序报告和功耗报告，验证了MMU的性能、资源成本、功耗等方面的可行性和正确性。
　　验证平台的功能仿真结果表明，所设计的MMU能够很好地完成虚拟地址到物理地址的转换，并提供存储保护的功能；FPGA的仿真结果表明所设计的MMU最高工作频率达到了165MHz，LUT资源占用率小于13％。设计的MMU整体性能良好，满足设计要求。

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1.1微处理器概述

1.2国内外微处理器发展现状

1.3课题背景及研究意义

1.4论文研究的内容和章节安排

第二章 虚拟存储系统

2.1虚拟存储技术

2.2内存管理单元的作用

2.3虚实地址映射及转换

2.4快速地址变换技术

2.5存储空间保护机制

2.6本章小结

第三章 内存管理单元的结构设计

3.1 MIPS微处理器的整体硬件组成

3.2 MMU设计目标

3.3 MMU工作模式

3.4 TLB指令集

3.5 MMU地址转换机制

3.6本章小结

第四章 内存管理单元的电路设计

4.1 MMU微体系结构

4.2 MMU数据通路的设计

4.3 MMU控制模块的设计

4.4 MMU的异常处理

4.5本章小结

第五章 内存管理单元的功能验证

5.1 MMU验证策略

5.2 MMU功能验证

5.3 MMU的FPGA仿真

5.4本章小结

第六章 总结与展望

6.1总结

6.2展望

参考文献

致谢

作者简介