基于FPGA和VHDL的高精度数字频率计研究与设计

摘要

本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于 FPGA 大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图，自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL程序实现了每个子模块的功能，最后将各个模块级联起来构成数字频率计顶层电路。设计的频率计信号频率测量范围为1Hz~10MHz。在QUARTUS II平台软件平台上完成数字频率计的软件设计和仿真，结果表明所设计的数字频率计达到了设计精度要求，并且各项性能指标符合设计要求。