基于软件模型的SDRAM指令FIFO的性能评估

摘要

针对SDRAM的读写操作具有一定的流水特性,"Garfield"的EMI(外部存储接口)设计中加入了指令缓冲(先入先出,FIFO),充分利用SDRAM的Burst模式,在处理器进行指令预取时,减少指令读取的平均等待时间.但这种方法的关键问题在于,如何选择恰当的指令缓冲深度,从而最大可能地提高整个芯片的执行效率.本文提出了一种基于软件模型来评估.首先介绍了为什么要在基于ARM7TDMI的外部存储器接口中插入指令FIFO,及如何通过软件建模的方法,用指令集模拟器和存储子系统模型模拟真实硬件环境.然后探讨了采用什么标准去评估指令执行效率的提高,最后通过实验数据得到对SDRAM指令FIFO的性能的评估.