基于FPGA的串行结构递归神经网络LS-SVM实现

摘要

使用FPGA实现递归神经网络的LS-SVM串行计算结构,能有效降低并行计算结构对嵌入式系统硬件资源的消耗。该结构具有串行计算、并行传输的特点。采用verilog HDL来实现该结构,可以在编译阶段设置处理数据的字长,具有较强的灵活性。利用Altera Cyclone III系列FPGA完成LS-SVM训练的仿真实验。结果表明,该硬件实现方法很好地完成LS-SVM的分类训练,与现有的LS-SVM matlab软件包相比,达到相似分类准确率的情况下,具有更快的训练速度。