UVM方法学在核安全级可编程逻辑仿真验证中的应用

摘要

核电DCS系统中大量应用CPLD及FPGA产品,可编程逻辑产品的仿真验证是保证产品质量的重要环节.本文不同于传统的验证方法,首次将UVM验证方法应用于核安全级DCS产品可编程逻辑验证.采用独立开发的测试IP,通过灵活复用,为搭建仿真测试环境带来方便,简化了过程.采用受约束随机激励及自动检查保证测试的准确性及充分性,避免单纯用人工检查,在保证覆盖率指标的基础上,提高了测试自动化水平.目前,此方法已经用于DCS系统通信路由以及优选装置的逻辑验证.