Tempus-PI仿真和实测关键时序路径的一致性研究

摘要

传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况.但是随着芯片越来越大,软硬件的功能越来越多,由于电压降引起的时序违例越来越多.很多情况下IR的分析是符合标准的.现在主流的大规模芯片如AI芯片都是基于12nm、7nm或者更小的技术节点.封装还会引入3DIC.电压降分析越来越复杂也越来越重要.与此同时,时序分析也将会引入电压降的影响.Tempus-PI提供一个真正的时序和电压降协同仿真的签核流程,以此来帮助找到真正的电压敏感的关键路径.该仿真工作的结果得到了芯片测试的一致性验证.