基于FPGA的高可靠串行收发控制器设计

摘要

串行通信是上位机和硬件平台之间一种基本的数据交互方式,当硬件平台采用FPGA架构时,需要设计控制器来满足串口收发协议的需求.为了解决传统软核传送批量数据出现的丢包问题,设计的控制器软核定义了波特率时钟启动信号这一标志位,用以监控数据收发时的初始化使能是否有效.测试结果表明,所优化的IP逻辑软核可以实现批量数据的无误传输,提高了数据传输的高效性和准确性.