首页> 外文OA文献 >A Gigabit Serial Transceiver Design Using FPGA for Satellite Communication Transponder

【2h】

A Gigabit Serial Transceiver Design Using FPGA for Satellite Communication Transponder

机译：使用FPGA进行卫星通信应答器的千兆串行收发器设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Keun-Pyo Hong; Jung-Sub Lee; Byoung-Il Jin; Hyun-Suk Ko; Hak-Geum Seo;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Characterizing Jitter Performance of Multi Gigabit FPGA-Embedded Serial Transceivers [J] . Nuclear Science, IEEE Transactions on . 2010,第2期

机译：表征多千兆位FPGA嵌入式串行收发器的抖动性能
2. Design and FPGA Implementation of High-Speed, Fixed-Latency Serial Transceivers [J] . IEEE Transactions on Nuclear Science . 2014,第1aPart3期

机译：高速，固定延迟串行收发器的设计和FPGA实现
3. Xilinx introduces Kintex-7 FPGA connectivity kit featuring 12.5G GTX transceivers for serial I/O designs [J] . Gigabit/ATM newsletter . 2012,第7期

机译：Xilinx推出具有12.5G GTX收发器的Kintex-7 FPGA连接套件，用于串行I / O设计
4. Characterizing Jitter Performance of Multi GigabitFPGA-Embedded Serial Transceivers [C] . Alberto Aloisio, Francesco Cevenini, Raffaele Giordano, IEEE - NPSS Real Time Conference . 2009

机译：特征在于多GigabitFPGA嵌入式串行收发器的抖动性能
5. Design of multi-gigabit serial link transceiver using bandwidth-efficient half-symbol-rate-carrier offset quadrature phase shift keying modulation. [D] . Yeo, Hyeopgoo. 2007

机译：利用带宽高效的半符号率载波偏移正交相移键控调制技术设计千兆位串行链路收发器。
6. FPGA implemented testbed in 8-by-8 and 2-by-2 OFDM–MIMO channel estimation and design of baseband transceiver [O] . S. Ramesh, R. Seshasayanan -1

机译：FPGA在8×8和2×2 OFDM–MIMO信道估计中实现的测试平台以及基带收发器的设计
7. USB Transceiver With a Serial Interface Engine and FIFO Queue for Efficient FPGA-to-FPGA Communication [O] . Guo-Ming Sung, Li-Fen Tung, Hsin-Kwang Wang, 2020

机译：具有串行接口引擎和FIFO队列的USB收发器，用于高效的FPGA-TO-FPGA通信

A Gigabit Serial Transceiver Design Using FPGA for Satellite Communication Transponder

著录项

引文网络

相似文献

相关主题

期刊订阅