退出
我的积分:
中文文献批量获取
外文文献批量获取
方振贤; 刘莹;
黑龙江大学信息与电子科学系;
同步; 动态时序电路; 边沿取样定理; SDSC; 数字电路;
机译:考虑使用不确定状态的强连通性的同步时序电路的可测试综合
机译:边沿触发时序电路的性能改进
机译:一种用于同步时序电路的有效测试模式松弛技术。
机译:表征皮质微电路的时间动态:皮质微电路的一阶和二阶内核
机译:边沿触发逻辑元件及其在异步时序电路实现中的应用
机译:同步时序电路的自动测试模式生成
机译:同步时序电路的状态分配优化装置,同步时序电路的状态分配优化方法,逻辑复合装置,程序和可读记录介质
机译:同步时序电路的状态分配方法,装置以及同步时序电路的计算机可读介质中等记录状态分配程序
机译:CMOS多值横向电路,用于多值逻辑的时序电路,用于多值逻辑的同步时序电路,以及用于多值逻辑的静态D型锁存电路
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。