University of Illinois at Urbana-Champaign.;
机译:使用Aurora协议在Virtex-7 FPGA上进行高速串行数据传输的并行到串行数据发送器的开发和实现
机译:1 Gb / s OEIC接收器的设计和制造,用于光纤数据链路应用
机译:采用65 nm CMOS技术实现的超低功耗,低成本60 GHz接收机前端的设计
机译:用于嵌入式光流提取的低资源成本视频数据处理方法的设计和验证
机译:利用共同学科的设计约束条件来优化低成本,高速串行数据光电接收器。
机译:用于光可重构门阵列的同步OEIC集成接收器
机译:多千兆位串行数据链路的CMOS集成锁相环设计