Northeastern University.;
机译:采用标准0.25μmCMOS技术的动态逻辑相频检测器对低功耗全数字锁相环进行分析和设计
机译:深亚微米CMOS中的高速,低功率分频器和锁相环的设计
机译:超低功耗真单相时钟CMOS 2/3预分频器的设计与分析
机译:适用于无线传感应用的采用65nm CMOS工艺的0.5V低功耗全数字锁相环
机译:低功耗低噪声CMOS锁相环的分析和设计。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:低功耗低噪声CMOS锁相环的分析与设计
机译:数字锁相环CmOs通用阵列的设计。