地铁列车监测系统主控单元设计与控制网络研究

摘要

随着地铁运输负载量的增大，列车速度不断提高，发车间隔也越来越短，这对列车安全性和可靠性提出了更高的要求。列车监测系统能够实现列车全线自动驾驶、超速防护以及故障分析和远程监控的功能，减少了人工控制的环节，提高了响应速度和可靠性。 本论文以“广州地铁1号线国产化改造”为背景，全面实现了列车监测系统中央主控单元的国产化设计。基于对原有模块总线传输特性的研究，本设计选型了新的列车总线和车辆总线，在全面分析其静态服务性能的基础上对其协议策略的优化进行了深入的探讨。 中央主控单元在结构上主要分为四个模块：CFSU主机、模块总线适配器、车辆总线适配器和列车总线适配器。主机使用PC104单板机加载uC/OS-Ⅱ实时系统进行任务调度，通过PC104总线与一块HDLC总线适配器、两块LON适配器连接，实现四个功能模块。其中HDLC适配器选用ARM7主控，以分区双口RAM的方式实现了与PC104总线的适配。而LON总线适配器选用了现有的成熟产品，并在主机访问流程上编写了接口。 最后通过成品设备的多项组网测试，充分验证了列车监测系统中央主控单元整体的负载能力和可靠性，完成了国产化设计。

目录

文摘

英文文摘

声明

致谢

1引言

1.1地铁列车监测系统概述

1.2地铁列车监测系统发展现状

1.3本论文的研究内容和意义

2监测系统中央主控单元总体结构

2.1主控单元的设计要求

2.1.1列车监测系统的功能

2.1.2中央主控单元在系统中的作用

2.2主控单元的设计结构

3中央主控单元通信总线研究

3.1通信总线协议选型

3.1.1现场总线的技术特点

3.1.2 HDLC总线协议特性

3.1.3 LonWorks总线协议特性

3.2通信总线静态服务性能对比

3.3对LonWorks协议的研究

3.3.1 LonWorks协议策略分析

3.3.2 LonWorks协议策略改进

3.3.3对改进后协议的分析

4 CFSU主机设计

4.1主控单元设计结构具体化

4.2 CFSU主机硬件设计

4.2.1 PC104模块综述

4.2.2 PC104单板机硬件结构

4.3 CFSU主机软件设计

4.3.1 uC/OS-Ⅱ实时系统综述

4.3.2 uC/OS-Ⅱ对PC104的移植

4.3.3 uC/OS-Ⅱ基础上的主机任务调度

4.3.4 uC/OS-Ⅱ基础上的总线驱动

5 HDLC总线适配器设计

5.1 HDLC总线适配器的设计要求

5.2 HDLC总线适配器硬件总体设计

5.3 ARM7微控制器接口设计

5.3.1 ARM7TDMI-S特性

5.3.2 LPC2294接口设计

5.3.3 LPC2294供电电路设计

5.3.4 LPC2294复位和调试电路设计

5.4 I/O电平转换接口设计

5.5 HDLC控制器接口设计

5.5.1 SAB82525特性

5.5.2 SAB82525接口设计

5.6曼彻斯特编/解码器接口设计

5.6.1曼彻斯特码传输原理

5.6.2 AM7960编/解码器特性

5.6.3 AM7960接口设计

5.7总线隔离电路设计

5.8 CPLD接口设计

5.8.1 CPLD的设计优势

5.8.2 EPM7032特性

5.8.3 EPM7032接口设计

5.9双口RAM接口设计

5.9.1 IDT7132特性及竞争仲裁

5.9.2 IDT7132接口设计

5.10 HDLC总线适配器软件设计

5.10.1 EPM7032逻辑功能实现

5.10.2 LPC2294核心软件设计

6 LON总线适配器设计

6.1 LON总线适配器的设计要求

6.2 LON总线适配器硬件选型

6.3 LON总线适配器硬件配置

6.4 PC104主机对LON适配器的操作

6.4.1预定义数据类型

6.4.2主机对适配器的数据读写

7总线适配器组网测试

7.1 HDLC总线侦听测试

7.2列车总线模拟传输测试

7.3测试结果分析

8结论

参考文献

作者简历