12bit流水线模数转换器的设计与功耗优化

摘要

众所周知，在无线语音和数字通信应用领域，SoC（片上系统）的设计主流是混合信号型的，需要将混合信号模块和基带处理器整合在一起，在单芯片中包含数字基带等数字电路，也包含射频以及锁相环等模拟电路部分。目前模拟技术与数字技术还很难集成到一起，而且又保证两者的性能最优化，与其顾此失彼，还不如各自尽善尽美。所以需要一个接口来作为模数电路的桥梁，因此高速，高分辨率，低功耗的模数转换器（ADC）作为SoC硬件系统中模拟和数字的接口就显得十分重要了。 本文对ADC的行为特性以及电路结构进行了分析，重点研究高速高精度低功耗的流水线ADC，对ADC中的各级电路的设计仔细研究设计，尽量做到低功耗高性能，找到性能和功耗的平衡点，为了实现低功耗分别在各级分辨率、电容逐级缩减和核心电路指标优化等方面仔细地权衡，最终达到希望的结果。 在TSMC0．18-μm CMOS工艺下，设计了一个12位，取样速率50MHz的流水线ADC，引入改进的运算放大器，取样保持放大器和比较器。测试结果表明，在40MHz输入信号下，电路的DNL和INL分别为+0．6/-0．6LSB和+1/-0．6LSB，SNDR和SFDR分别为68．5dB和76．4dB，动态功耗仅为145mW。

目录

文摘

英文文摘

声明

致谢

序

1 引言

1.1 研究的背景和意义

1.2 国际国内研究现状

1.3 本论文的主要内容

2 模数转换器的基本介绍

2.1 各种类型的ADC的结构与性能对比

2.1.1 全并行结构的模数转换器

2.1.2 流水线结构的模数转换器

2.1.3 逐次逼近型模数转换器

2.1.4 ∑—△模数转换器

2.2 ADC的性能参数

2.2.1 静态参数

2.2.2 动态参数

2.3 流水线结构的模数转换器的基本结构

2.3.1 单级流水线级的结构介绍

2.3.2 单级流水线级的行为模型

3 流水线模数转换器的主要结构设计及仿真

3.1 子ADC的设计与仿真

3.2 MDAC的设计与仿真

3.3 OTA的设计与仿真

3.3.1 运算放大器的设计要求

3.3.2 运算放大器的设计

3.3.3 共模增益

3.3.4 仿真结果以及分析

3.4.数字校正电路的设计与仿真

3.5 时钟产生电路

3.5.1 两相互不交叠时钟电路的设计原理

3.5.2 两相互不交叠时钟电路的结构设计

3.5.3 电路仿真结果及分析

3.6 比较器

3.6.1 比较器的结构与工作原理

3.6.2 高速动态锁存比较器的设计

3.6.3 仿真结果及分析

4 流水线模数转换器的噪声以及误差分析

4.1 噪声分析

4.1.1 MOS管的噪声简化模型

4.1.2 KT/C的噪声的计算

4.1.3 运算放大器噪声

4.1.4 系统层面的噪声源分析

4.1.5 单级噪声的分析

4.1.6 单元电路噪声分析

4.2 误差分析

4.2.1 分析采样相关的误差电压

4.2.2 电容的非线性和不匹配

4.2.3 运算放大器的有限增益和建立时间

4.2.4 热噪声(也称kT/C噪声)

5 流水线模数转换器的功耗分析与优化

5.1 功耗的分析

5.2 电容的排布的流水线结构

6 版图分析优化设计

6.1 数模混合电路版图设计时的注意事项

6.2 具体电路版图的设计

6.2.1 晶体管版图的设计技巧

6.2.2 数字逻辑与时序控制设计

6.2.3 电容版图的设计

6.3 版图设计过程中出现的寄生效应

6.3.1 天线效应

6.3.2 闩锁效应

6.3.3 二级效应

6.4 版图设计过程中的主要步骤

6.5 焊盘与静电放电(ESD)保护

6.6 版图验证

6.7 芯片的版图

7 流水线模数转换器的整体仿真测试

7.1 输入信号测试

7.1.1 输入信号一(斜坡信号)

7.1.2 输入信号二(正弦信号)

7.2 静态参数的测试

7.3 动态参数的测试

8 结论

8.1 结论

8.2 展望

参考文献

作者简历