文摘
英文文摘
论文说明:图表目录
声明
致谢
1 引言
1.1 课题技术背景
1.1. MIMO技术概述
1.1.2 多载波技术概述
1.1.3 链路自适应技术概述
1.2 课题研究意义
1.3 开发工具介绍
1.3.1 FPGA芯片简介
1.3.2 ISE10.1工具介绍
1.3.3 基于FPGA的设计方法
1.3.4 FPGA开发流程
1.4 本文研究内容与结构安排
1.5 本章小结
2 V-BLAST MIMO MC-CDMA系统模型
2.1 垂直分层空时码(V-BLAST)概述
2.2 MC-CDMA调制解调基本原理
2.3 V-BLAST MIMO MC-CDMA基带系统模型
2.3.1 发射机模型
2.3.2 信道模型
2.3.3 接收机模型
2.4 V-BLAST MIMO MC-CDMA系统检测算法
2.5 本章小结
3 发射机基带处理系统的设计实现
3.1 总体方案设计
3.2 信源建模
3.3 调制解调的实现
3.3.1 调制解调基本原理
3.3.2 QPSK调制解调的FPGA实现
3.3.3 16QAM调制解调的FPGA实现
3.3.4 64QAM调制解调的FPGA实现
3.4 V-BLAST的编码方案
3.5 MC-CDMA调制解调的硬件实现
3.5.1 方案设计
3.5.2 频域扩频的实现
3.5.3 FFT/IFFT的FPGA实现
3.6 仿真分析与功能验证
3.7 本章小结
4 接收机基带处理系统的设计实现
4.1 总体方案设计
4.2 V-BLAST检测的实现
4.2.1 V-BLAST检测模块
4.2.2 求伪逆矩阵G的FPGA实现
4.3 FIFO模块
4.4 频域合并模块
4.5 排序及并串转换
4.6 信宿模块
4.7 基本运算模块设计
4.7.1 数的表示
4.7.2 除法器设计实现
4.7.3 乘法器设计实现
4.8 仿真分析与功能验证
4.9 本章小结
5 系统设计实现与验证
5.1 系统验证方案
5.2 系统时钟管理单元的FPGA实现
5.2.1 DCM模块的工作原理
5.2.2 系统时钟管理单元设计实现
5.3 系统验证结果
5.4 设计要点总结
5.5 本章小结
6 总结与展望
6.1 论文工作总结
6.2 下一步工作展望
参考文献
作者简历