应用于临近空间飞行器的Ka波段PLL的设计

摘要

本文阐述了临近空间的研究背景，给出了锁相环在临近空间飞行器的应用，并且介绍了锁相环的历史和相关知识。在整体上从基本原理分析、性能优化和电路设计三个方面对临近空间飞行器的Ka波段锁相环进行了研究和设计。
　　首先，本文系统的分析了锁相环的原理，并且对锁相环各个模块性能对整体性能的影响做出了分析，同时讨论了优化方法。在整体设计的部分，给出了具体的设计流程，并且设计了具有最优相位裕度的锁相环。其次，本文完成了从整体分析到具体电路设计和实现的工作。本文采用了带复位端D触发器组成的鉴频鉴相器，在输出端采用两路反相器产生电荷泵所需的相反信号，为了使控制信号具有良好的对称性，在反相器链上采用了锁存器结构，并达到了预期效果;设计了一种基于电流转向原理的电荷泵，并采用了单位增益放大器固定输出电位，满足了电荷泵对充放电流的高匹配性要求;设计了一种高频可重构的压控振荡器，满足了输出两个频段的要求。另外为了减小相位噪声的影响，采用滤波技术进行优化;分频器采用基于真单一结构的D触发器作为基本单元，真单一结构有助于降低功耗，另外真单一结构用到的MOS管较少，减小了版图面积;最后，本文完成了锁相环的物理版图设计。在版图设计中，对压控振荡器、分频器、鉴频鉴相器和电荷泵模块采用对称布局，以达到其高对称性的要求;由于压控振荡器工作频率较高，单独对其加入保护环，以减少噪声干扰。
　　本文使用SMIC180nm Mixed-Signal1P6M CMOS工艺进行电路原理图仿真、版图设计和提取寄生参数及后仿真，版图面积约为73mm2，最大功耗为45.12mW，输出相位噪声小于-90.1dBc/Hz@1kHz，-101.01dBc/Hz@10kHz，-115.7dBc/Hz@100kHz，后仿真锁定时间小于5us，整体设计达到了设计要求。

目录

声明

致谢

摘要

1 引言

1．1 研究背景及意义

1．2 主要工作及章节安排

2 锁相环的基本原理介绍

2．1 锁相环原理综述

2．1．1 锁相环的分类

2．1．2 锁相环的基本结构

2．1．3 锁相环的应用

2．2 锁相环的主要性能指

2．2．1 锁相环的输出范围

2．2．2 锁定时间

2．2．3 相位噪声

2．2．4 时钟抖动

2．3 本章小结

3 锁相环基本模块电路分析

3．1 鉴频鉴相器

3．2 电荷泵

3．2．1 电荷泵基本原理和电路结构

3．2．2 鉴频鉴相器和电荷泵的噪声

3．3 环路滤波器

3．4 压控振荡器

3．4．1 压控振荡器原理

3．4．2 压控LC振荡器结构

3．5 分频器

3．6 本章小结

4 电路设计和仿真

4．1 鉴频鉴相器和电荷泵

4．1．1 设计中的非理想效应

4．1．2 鉴频鉴相器的设计

4．1．3 电荷泵的设计

4．2 环路滤波器设计

4．2．1 环路滤波器噪声分析

4．2．2 参数设计

4．3 压控振荡器

4．3．1 电感和电容

4．3．2 噪声分析

4．3．3 压控振荡器的设计

4．4 分频器

4．4．1 预分频

4．4．2 可编程分频

4．4．3 分频器仿真

4．5 整体仿真

4．6 本章小结

5 版图设计和后仿真

5．1 版图设计流程和失效

5．2 版图设计规则

5．3 版图设计

5．4 版图设计仿真结

5．4．1 锁定时间

5．4．2 相位噪声

5．4．3 仿真总结

5．5 本章小节

6 结论

参考文献

作者简历及攻读硕士学位期间取得的研究成果

学位论文数据集