超大规模集成电路可测试性设计的应用

摘要

依照摩尔定律，集成电路发展到今天，已经到了SoC(片上系统)和VLSI(超大规模集成电路)的阶段。因此，它的制造是一个相当复杂的过程，需要经过百道工艺步骤。制造中任何问题都可能造成晶体管无法正常工作或者是互连线的断路和短路。所以，芯片的可测试性设计(DFT)就成了一个非常重要的部分。 根据现有的数字系统可测试性理论和度量方法，数字系统的可控制性和可观测性是与系统的电路结构和数据传输路径的长度有关，而它的测试复杂度(测试向量长度和宽度、以及所能达到的测试出故障覆盖率)与系统内部存在的环路长度和数量有关。系统内部环路长度越长测试复杂度越高，系统内部环路数量越多测试复杂度和难度也越大。 一般的，芯片的设计过程中就需要考虑测试的问题。在电路中进行某些小的改动就能很容易证实它有没有缺陷。实际中，工程师把自己的设计和各种约束以脚本的形式，送入EDA工具，让EDA工具自动产生测试向量覆盖芯片绝大部分的逻辑，使得自动测试机能够检测出哪些芯片是报废的。 本文首先简要阐述集成电路可测试性设计的一些基本概念，接着展开介绍各种常用的测试方法、故障机理和故障模型，以及常用的测试技术，例如：扫描链技术，存储器内建自测试技术等。然后简单介绍自动测试向量生成(ATPG)的基本原理。 接下来，结合数字电视机顶盒DVB-T芯片，基于SYNOPSYS公司和MENTOR公司的EDA工具：DFT COMPILER，TETRAMAX和MBISTARCHITECTURE分析各种测试方案的可行性，利用扫描链技术和存储器内建自测试技术完成此款芯片的可测试性设计，最终达到95％的测试覆盖率(96条测试向量)，很好的实现了预定的测试目标，并最终完成流片。

目录

文摘

英文文摘

声明

第1章绪论

1.1课题背景

1.2课题的研究内容以及拟解决的关键问题

1.2.1课题的研究内容

1.2.2拟解决的关键问题

1.3课题来源及采取的研究方案

1.3.1课题来源

1.3.2研究方案

1.4论文结构

1.5本章小节

第2章DFT的基本原理

2.1 DFT的基本概念

2.1.1测试的定义

2.1.2测试度量标准

2.2测试分类

2.2.1功能测试

2.2.2结构测试

2.2.3组合电路的穷举和伪穷举测试

2.2.4全穷举测试

2.3故障模型

2.3.1单固定故障模型

2.3.2延时故障模型

2.3.3基于电流的故障模型

2.4本章小节

第3章DFT测试技术

3.1扫描链结构与技术

3.1.1扫描测试

3.1.2扫描移位寄存器和扫描链

3.1.3多扫描链

3.1.4部分扫描

3.2存储器内建自测试技术

3.2.1内建自测试(BIST)的原理

3.2.2存储器内建自测试

3.3本章小节

第4章ATPG的基本原理

4.1 ATPG介绍

4.1.1 ATPG的核心过程

4.1.2 ATPG支持的故障类型

4.2可测试性和故障分析方法

4.2.1故障效应电路

4.2.2可控制性-可观测性分析

4.2.3电路学习

4.2.4向量模拟

4.2.4 ATPG向量

4.3本章小节

第5章DVB-T芯片可测试性设计的实现

5.1 DVB-T简单介绍

5.2 DVB-T芯片可测试性设计的解决方案

5.2.1扫描链插入

5.2.2测试点插入设计

5.2.3存储器内建自测试

5.3本章小节

结 论

参考文献

致谢