首页> 中文期刊> 《数字技术与应用》 >Clock Gating技术在超大规模集成电路设计时的应用

Clock Gating技术在超大规模集成电路设计时的应用

         

摘要

功耗是困扰超大规模集成电路发展的一个严重问题,而其中作为时钟树的电路占据在整个芯片的功耗的主要部分,改善时钟树功耗将大为改善整个芯片功耗。Clock Gating技术是改善时钟树功耗的有效直接方法,文章阐述了clock gating技术的基本原理以及多种适用于不同芯片电路结构的clock gating技术。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号