专用指令集处理器可靠性评估技术研究

摘要

深亚微米技术、日益增加的复杂性、异构综合和不断缩短的产品上市时间等因素，使得专用集成芯片ASIC的设计遇到了前所未有的挑战。专用指令集处理器ASIP凭借其特有的灵活性不断地展现着相对ASIC的优势，并受到了越来越多的关注。在ASIP设计方法学中，各种指标的评估是一个十分重要的环节，它为定制适合于特定应用的指令集、设计能够达到拟定目标的执行机制提供了量化依据。 另一方面，随着微处理器设计目标转向低功耗和高性能，电路设计的小规模趋势和供电电压的降低使设计有了更多的限制，导致软错误的发生更为频繁。软错误源于高能粒子，通过对存储位进行瞬时翻转改变存储内容，进而损害处理器的运行。因此，ASIP的设计中，存储部件的可靠性已经成为了继性能和功耗之后的又一个重要的评估指标。本文对ASIP设计环境中可靠性的评估方法进行了深入的研究，主要的工作和贡献如下： (1)研究了可靠性评估机制，提出了一套适用于ASIP设计环境的可靠性评估方法。其特点在于： ●以指令的行为作为研究的切入点，从指令集设计和体系结构中各种执行机制的运用两方面研究软错误在存储部件中的表现和对应用程序运行结果的影响，并以此作为可靠性评估的基础； ●将存储部件的可靠性评估分为两个阶段：无效指令的搜索阶段和量化数据信息的采集阶段。其思路完全不同于传统的评估方法——利用纯粹的重复注错，依靠大量的结构级仿真获取软错误导致系统运行错误的概率； ●适用于可重定向的ASIP设计环境。目前还没有一种ASIP设计环境具有可靠性评估机制，本文的研究克服了可重定向性带给评估的种种困难，充分利用处理器模型和高层次的仿真器，系统地对指令行为和部件操作进行了分析。 (2)研究了处理器建模及仿真器设计技术。在ASIP设计环境中，评估属于承上启下的中间环节，它以仿真器运行获得的各项数据为输入信息，其评估的结果作为下一次设计空间搜索的依据，因此评估方法与ASIP设计环境中的许多设计模块关系密切，这些模块包括处理器模型及其形式化表示、各个层次的仿真器等。本文提出一个三层处理器模型xpMODEL，分别在指令层、抽象资源层和离散事件层进行相对独立的处理器描述。其形式化表示形式xpADL以XML作为元语言，具有很好的结构化特征，完备的描述能力，很强的扩展性等优点。不仅为处理器模型建立了完整的形式化模板，而且其各模块的设计为可靠性评估中静态信息的抽取提供了有效的机制，保证了可靠性评估的可重定向性。功能级和周期精确的仿真器用于分析体系结构设计对可靠性的影响和进行评估的动态信息的采集，由于对指令的行为和流水化操作的仿真层次较高，性能优于结构化仿真，因此使评估也具有较高的效率。 (3)研究了可靠性评估在ASIP可重定向的设计环境中的实现方法。由于在可重定向的设计环境中每次评估的候选体系结构均有所不同，而这种差异对于仿真器生成机制和评估机制来说，都是需要自动获取的，即仿真和评估是在没有人为干预的情况下完成的，这是设计环境的可重定向性为评估带来的主要挑战。针对这一问题，本文采用静态解析和动态运行相结合的方法，从以下三个方面完成评估： ●利用与体系结构描述语言相关的解析技术和基于指令字的仿真注错的方法分析候选指令集之中指令字的设计对可靠性的影响： ●利用功能级仿真技术分析指令流操作的相互依赖关系，完成特定应用对部件可靠性作用的分析； ●利用周期精确的仿真器研究候选体系结构所采用的各种执行机制和流水线技术对存储部件可靠性的影响，并进行评估所需的量化数据信息的采集工作。 由于本文所提出的评估方法并未局限于特定的体系结构，而且其实现过程中所需的静态解析、仿真等技术在当今的各种ASIP设计环境中均可以完成，因此该方法具有广阔的应用前景。

目录

文摘

英文文摘

论文说明：图目录、表目录

中国科学技术大学学位论文相关声明

第1章绪论

1.1 专用指令集处理器

1.2 专用指令集处理器设计方法

1.3 影响处理器存储部件可靠性的因素——软错误

1.3.1.软错误

1.3.2.软错误的分类

1.4 本文的主要工作

1.5 本文的组织结构

第2章处理器存储部件可靠性评估研究现状

2.1 处理器存储部件可靠性指标AVF

2.2 处理器存储部件可靠性评估研究现状

第3章可重定向的ASIP评估环境

3.1 可重定向的仿真环境

3.1.1.处理器模型xpMODEL

3.1.2.仿真器

3.2 基于仿真的评估环境

第4章ASIP存储部件可靠性评估方法

4.1 体系结构易受损因子AVF公式

4.2 存储部件AVF评估的切入点

4.3 有效指令/无效指令

4.3.1.静态无效指令

4.3.2.动态无效指令

4.4 无效数据/有效数据

4.4.1.静态无效指令的无效数据分析

4.4.2.动态无效指令的无效数据分析

4.5 无效位位数

4.5.1.指令格式

4.5.2.寻址方式

4.5.3.无效位位数分析

4.6 无效间隔

4.7 本章小结

第5章基于指令行为仿真的ASIP存储部件可靠性评估

5.1 评估系统的组成结构

5.2 目标体系结构描述

5.3 无效指令的搜索

5.3.1.静态无效指令的分析

5.3.2.动态无效指令的分析

5.3.3.无效指令分析

5.4 存储部件的AVF评估

5.5 实例分析——指令队列的可靠性评估

5.6 本章小结

第6章cache的可靠性评估

6.1 处理器的重要存储部件——cache

6.2 cache的评估特点

6.3 指令/数据阵列中无效间隔的分析

6.3.1.指令/数据的有效性/无效性的判断

6.4 地址标识阵列

6.4.1.写策略为写直达法

6.4.2.写策略为写回法

6.5 实例分析——数据cache的可靠性评估

6.6 本章小结

第7章总结与展望

7.1 本文的主要工作

7.2 研究方法和成果

7.3 进一步的研究工作

参考文献

致谢

攻读学位期间发表的学术论文