文摘
英文文摘
声明
第一章绪论
1.1通信系统概述
1.2 FFT处理器研究情况
1.3 FPGA/ASIC技术概述
1.4论文主要研究成果
1.5论文组织结构
第二章算法概述
2.1 DFT离散傅里叶变换
2.2快速傅里叶变换
2.3单精度浮点数格式
2.4加法运算
2.5乘法运算
2.5.1迭代算法
2.5.2修正Booth译码
2.5.3 Wallce树压缩
2.6 FFT处理器结构
第三章设计策略与顶层模块设计
3.1 IP核可重用设计方法学
3.2大规模FPGA与ASIC技术的融合
3.3 RTL级可综合设计
3.4自顶向下设计方法
3.5 FFT处理器综合策略
3.6结构化测试平台
3.7顶层模块设计
3.7.1傅里叶逆变换
3.7.2顶层模块接口设计
3.7.3状态寄存器
第四章子模块设计与实现
4.1加/减法运算电路实现
4.1.1浮点数加法器
4.1.2复数加法器
4.1.3复数减法器
4.2乘法运算单元实现
4.2.1采用Booth译码的乘法器实现
4.2.2我们的改进
4.2.3 FPGA自带乘法器实现浮点数乘法器
4.2.3复数乘法器
4.3蝶形运算单元
4.4旋转因子表
4.5存储单元
4.6输入数据重排
4.7控制单元
4.7.1输入级控制单元
4.7.2中间各级控制单元
4.7.3输出级控制单元
第五章基于DC的逻辑综合
5.1基于时序约束的逻辑综合
5.2层次化编译方案
5.3综合脚本
5.4子模块综合与优化
5.4.1运算单元综合
5.4.2控制单元综合
5.5顶层模块综合与优化
第六章测试与验证
6.1 FFT处理器验证方案
6.2子模块测试与验证
6.3浮点数与十进制间的转换
6.3.1十进制实数转换成二进制标准浮点数
6.3.2标准浮点数转换成十进制实数
6.4 C/Matlab验证
6.4.1 C语言函数生成
6.4.2 C语言构建FFT处理器运算模型
6.5顶层模块测试与验证
6.5.1功能验证
6.5.2随机测试
6.5.3边界测试
6.5.4时序验证
6.5.5 FPGA验证
第七章结语
附录
参考文献
致谢
在读期间发表的学术论文与取得的其他研究成果