声明
摘要
第1章 绪论
1.1 研究背景
1.1.1 指令级并行
1.1.2 SIMD编译优化
1.1.3 分簇体系结构的VLIW DSP
1.1.4 分簇VLIW DSP对编译器的挑战
1.2 研究内容与意义
1.2.1 研究内容
1.2.2 研究意义
1.3 论文组织
第2章 硬件平台及编译基础设施
2.1 BWDSP概述
2.2 BWDSP体系结构
2.2.1 硬件架构
2.2.2 指令集
2.3 Open64编译基础设施
2.3.1 Open64编译器概述
2.3.2 Open64体系结构
2.4 Open64后端中间表示
2.4.1 中间表示WHIRL
2.4.2 中间表示CGIR
2.4.3 WHIRL到CGIR的转换
2.5 本章小结
第3章 基于中间语言WHIRL的SIMD编译优化技术
3.1 引言
3.2 循环嵌套优化
3.3 SIMD编译优化实现框架概述
3.4 SIMD编译优化预分析
3.4.1 确定可向量化候选循环
3.4.2 SIMD预优化
3.5 SIMD代码生成
3.6 intrinsic机制实现
3.7 实验结果与分析
3.8 本章小结
第4章 面向BWDSP的编译器后端SIMD编译相关优化
4.1 引言
4.2 OCC编译器后端优化模块框架
4.3 机器描述
4.4 SIMD指令注释
4.5 SIMD指令分簇
4.5.1 地址寄存器优化
4.5.2 SIMD指令分簇
4.6 SIMD分簇寄存器分配
4.7 SIMD指令调度
4.8 SIMD汇编输出
4.9 实验结果与分析
4.10 本章小结
第5章 总结
5.1 本文工作
5.2 本文工作对BWDSP应用领域的意义和价值
5.3 本文贡献与创新之处
5.4 进一步工作
参考文献
附录
致谢
在读期间发表的学术论文
攻读学位期间参加的科研项目
中国科学技术大学;