基于时序驱动的综合技术研究

摘要

随着超大规模集成电路工艺的发展,电路规模越来越大,电路设计的复杂度越来越大,这对于电子设计自动化提出了严峻的挑战.高级综合工具可以在很大的设计空间中选择最优的设计方案.利用综合手段,至少可以得到如下收益:(1)缩短设计周期,降低设计成本.(2)减少设计错误.采用经过验证的自动综合工具,可以消除大部分可能由人工带来的设计错误.(3)可以在多个设计方案中进行比较.(4)容易适应性能指标的部分改变.特征尺寸进入0.35μm后,互连线延迟占到系统延迟的70％以上,而延迟参数的分布又取决于版图的具体实现,导致时序收敛成为设计的首要问题,因此综合技术必须要基于时序,保证时序收敛.论文的重点是:(1)不同加工工艺下综合手段的实现;(2)基于时序驱动的综合手段的探索;(3)静态时序分析的实现.该文的研究成果已成功应用在8位RISC MCU的设计上.

目录

文摘

英文文摘

独创性声明和学位论文版权使用授权书

致谢

第一章绪论

1.1微电子技术的发展趋势和现状

1.1.1微电子技术的发展趋势

1.1.2微电子技术的现状

1.2课题来源以及研究目的和意义

1.3主要研究内容和章节安排

第二章综合的相关概念和知识背景

2.1综合的定义和基本概念

2.2综合的模型

2.3综合中的调度技术

2.3.1综合中的基于数据流图的调度技术

2.3.2综合中的基于控制流图的调度技术

2.4综合中的分配技术摘要

2.4.1分配的基本问题

2.4.2迭代进行调度和分配

2.4.3分配算法

2.5结束语

第三章综合器的研究

3.1面向综合的代码风格

3.1.1合理划分模块

3.1.2 RTL级仿真和门级仿真的一致性

3.1.3统一规范的命名规则

3.1.4资源共享

3.1.5公用子表达式

3.1.6移动代码

3.1.7其它优化手段

3.2综合器中的约束设定

3.2.1综合环境设置

3.2.2时序约束设置

3.2.3时钟设置

3.2.4设计规则设置

3.2.5综合的价值函数

3.2.6设计仓库(design ware)

3.3延迟模型

3.4结束语

第四章静态时序分析的研究

4.1静态时序分析的基础知识

4.1.1静态时序分析的定义

4.1.2静态时序分析的设计流程

4.2特殊时序情况的分析

4.2.1内部产生时钟(internally-generated clock)

4.2.2门控时钟(clock gating circuit)

4.2.3假路径(false path)

4.2.4多周期路径(multicycle path)

4.2.5时序拆借(timing borrow)

4.2.6异步时序分析(asynchronous timing analysis)

4.3结束语

第五章时序驱动的综合策略和优化手段

5.1综合的策略

5.1.1时钟发生模块的综合策略

5.1.2状态机模块的综合策略

5.1.3数据路径(datapath)的综合策略

5.1.4全芯片的综合策略

5.2综合优化的手段

5.3不同加工工艺时综合手段的实现

5.3.1综合在不同加工工艺下的实现

5.3.2不同加工工艺下设计的分析比较

5.4结束语

第六章总结和展望

6.1总结

6.2展望

附录1

附录2

附录3

参考文献

攻读硕士学位期间发表的论文