H.264熵解码器的设计与FPGA实现

摘要

H.264视频标准应用于众多的消费类电子中，主要包括：MP4、手机电视、数字电视等。H.264的熵编码采用哥伦布编码和基于上下文的自适应变长编码(Context-based Adaptive Variable Length Coding，CAVLC)，其中CAVLC编码方式引入了上下文模型，进一步提高了压缩率。在压缩率提高的同时，H.264熵解码的复杂度比MPEG-4视频标准有了进一步提升。在面对高清视频序列解码时，软件解码已经不能达到实时性的要求，所以本文提出了H.264熵解码器的硬件设计方法及FPGA实现。
　　 完成的主要工作包括以下几个方面：
　　 (1)熵解码器整体结构设计：依次介绍辅助头信息解码模块(包括序列参数集、图像参数集、条带头、条带数据、宏块层中的部分参数、运动向量残差的解码模块)和像素残差的解码模块。辅助头信息解码模块主要依靠哥伦布解码模块实现，像素残差的解码模块依靠CAVLC解码部分实现。通过顶层控制模块构建成完整的熵解码器。
　　 (2)关键模块的优化：在CAVLC解码器中引入流水线控制，通过合理分配时钟，使得CAVLC解码器在解码量化系数为28的Ⅰ帧时，解码每个宏块需要消耗350个时钟周期。在解码元素“coeff token”时，将高频码字和低频码字分开处理。高频码字的码表采用组合逻辑实现，低频码字的码表存储在存储器中进行解码。在存储低频码字码表时，采用了新的存储策略，在码字生成地址的方式上进行了改进，减小了在解码时所需的存储器的资源。
　　 (3)H.264熵解码器原型芯片设计与实现：整个设计采用Verilog HDL语言描述，通过Modelsim软件进行熵解码器的仿真，通过JM参考软件解码结果对比Modelsim软件的仿真结果，完成了熵编码器的仿真工作，并且将其整合到了一个完整的H.264解码器上实现了解码器的正常工作。实验中的FPGA开发板采用Altera的StratixⅡ EP2S180型号芯片，将整个H.264解码器完成仿真后下载到FPGA芯片中，通过显示器做出输出显示设备，实现了正常的解码。其中熵解码器模块单独综合的频率可达到123MHZ。按其解码的平均时钟周期来看，在频率能达到100MHZ的情况下，熵解码器部分可满足分辨率为1920x1088，帧率为30fps，量化系数为28的视频序列的解码。

目录

文摘

英文文摘

论文说明：图表目录

声明

致谢

第一章 绪论

1.1 H.264视频标准简介

1.1.1 H.264视频标准的优点简介

1.1.2本文研究的主要方向

1.2研究的背景和意义

1.3 H.264中熵解码器研究综述

1.4本文的主要工作

1.5本文的章节安排

第二章 H.264熵编码原理简介

2.1 H.264熵编码简介

2.2定长编码和哥伦布编码

2.2.1变长编码

2.2.2哥伦布熵编码

2.3 CAVLC熵编码

2.3.1非零系数总数以及拖尾系数个数编码

2.3.2非零系数幅值的编码

2.3.3游程信息的编码

2.4 H.264熵编码总结

第三章 H.264熵解码器整体结构的设计

3.1比特流处理模块

3.2熵解码硬件实现结构整体介绍

3.2.1 NAL选择模块介绍

3.2.2序列参数集解码模块和图像参数集解码模块

3.2.3条带头和条带数据解码模块

3.2.4顶层状态控制模块

3.3本章小结

第四章 熵解码器中定长解码和哥伦布解码模块的设计

4.1定长解码部分

4.2哥伦布解码模块

4.3本章小结

第五章 熵解码器中CAVLC解码模块的设计

5.1 CAVLC解码器整体结构简介

5.2上下文模型部分

5.2.1 context_nc模块简介

5.2.2 wr_totalcoeff模块简介

5.3 decode_trailing_total模块设计实现

5.3.1解码coeff_token元素方法的探讨

5.3.2组合逻辑解码高频码字和规律码字的方法

5.3.3存储码字的存储策略

5.3.4 decode_trailing_total模块整体结构

5.3.5 decode_trailing_total模块内部电路说明

5.4 decode_level模块的设计和实现

5.4.1 decode_level模块的状态机控制方式及时序说明。

5.4.2 decode_level模块电路结构介绍

5.5 decode_total_run_zero模块结构介绍

5.5.1 decode_total_run_zero模块功能简介

5.5.2 total_zeros码表存储结构简介

5.5.3 decode_total_run_zero模块电路实现

5.6 CAVLC控制电路介绍

5.6.1第一级流水控制电路简介

5.6.2第一级流水和第二级流水交互功能简介

5.7 CAVLC解码器第二级流水操作简介

5.8本章小结

第六章 熵解码器的仿真与实现

6.1熵解码器的RTL级功能仿真

6.1.1熵解码器RTL功能仿真用到的工具和软件

6.1.2熵解码器的仿真策略

6.1.3熵解码的仿真数据提取

6.1.4熵解码器的仿真

6.1.5熵解码器仿真性能分析

6.1.6对于decode_trailing_total模块消耗存储器资源的分析

6.2熵解码器的FPGA实现和验证

6.2.1 FPGA验证的实现平台搭建

6.2.2熵解码器性能和资源分析

6.3小结

第七章 总结与展望

7.1总结

7.2展望

参考文献

攻读硕士学位期间发表的论文