多核混合可重构计算系统的设计与优化

摘要

随着半导体行业的发展和电子设计自动化技术进步，芯片容量按照摩尔定律每18个月增长一倍，而应用的计算量却以几何指数增加。限于器件工艺技术，单纯通过提高单核芯片主频，已经无法满足现代应用计算复杂、数据量大、实时性要求高的特点。在此背景下，多种新型的系统架构应运而生，新型计算技术的发展也日趋成熟。
　　本文设计并优化了基于FPGA的多核混合可重构计算系统，可稳定地运行在100MHz时钟频率下。在优化前后的系统上完成多种浮点密集型计算应用，既验证了系统计算的正确性，又证明了优化策略的可行性。
　　论文的主要工作如下:
　　1.总结了可重构计算以及多核技术的发展和研究现状，根据多核可重构计算系统的设计方向设计了可重构计算系统模型。
　　2.设计并优化可重构计算核，主要包括可重构计算阵列和流水线。流水线主要用于执行不合适可重构计算处理的离散和控制指令，增加了系统对算法的适应性，提高了系统的计算效率。同时针对两者的特点提出了多种优化策略。
　　3.设计了片上网络作为多个计算核心进行并行计算所需的高效通信架构，支持多路数据并行传输;通过优化硬件控制逻辑和采用合理的存储空间设计有效减少了数据通信时间，提升了计算效率。
　　4.通过在优化前后的系统上映射浮点矩阵乘法、矩阵求逆、实对称矩阵特征分解以及运动评估算法，验证了原型系统的高效性和灵活性，以及优化策略的良好效果。

目录

声明

致谢

摘要

第一章 绪论

1．1 课题研究背景

1．2 多核计算和可重构计算

1．2．1 多核计算

1．2．2 可重构计算

1．3 研究目的及意义

1．3．1 研究意义

1．3．2 研究目的

1．4 课题来源

1．5 文章结构

第二章 可重构计算与多核系统研究

2．1 可重构计算

2．2 可重构计算系统的分类

2．2．1 系统耦合度

2．2．2 重构单元粒度

2．2．3 系统重构方式

2．3 多核可重构计算系统的设计方向

2．4 本章小结

第三章 多核混合可重构计算系统的设计与实现

3．1 可重构系统设计流程

3．2 EDA工具的系统设计

3．2．1 系统硬件架构的构建流程

3．2．2 系统软件平台的设计

3．3 系统的总体架构

3．3．1 控制处理器

3．3．2 片上网络

3．3．3 FSL总线互联网络

3．4 本章小结

第四章 可重构计算核的设计与优化

4．1 流水线的设计与优化

4．1．1 流水线的设计

4．1．2 流水线的优化

4．2 可重构计算阵列

4．2．1 可重构计算阵列结构设计

4．2．2 可重构计算阵列计算单元设计

4．2．3 配置字缓冲和数据缓冲的设计

4．2．4 配置字和配置指令的设计

4．2．5 可重构计算阵列的优化

4．3 片上网络接口

4．4 本地缓冲

4．5 本地控制器

4．5．1 本地控制器工作原理

4．5．2 本地控制器的优化

4．6 本章小结

第五章 应用算法的映射与系统优化前后性能分析

5．1 实验目的

5．2 大维浮点矩阵乘法

5．2．1 大维数浮点矩阵乘法的映射

5．2．2 实验结果与性能分析

5．3 大维矩阵求逆

5．3．1 大维矩阵求逆的算法实现

5．3．2 大维矩阵求逆的映射

5．3．3 实验结果与性能分析

5．4 实对称矩阵特征分解

5．4．1 实对称矩阵特征分解的算法实现

5．4．2 实验结果与性能分析

5．5 运动评估算法

5．6 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况