一种异步逐次逼近型模数转换器的研究与设计

摘要

在诸多不同结构的模数转换器中，逐次逼近型模数转换器（SAR ADC）具有中等精度、尺寸小、功耗低、成本低等优点，在消费电子、信号采集等场合得到广泛应用。近年来，随着CMOS工艺特征尺寸不断减小，SARADC的速度跟精度不断提高，功耗跟电源电压不断降低，整体性能不断优化，已经成为该领域的研究热点。
　　本文在分析传统同步时序SARADC的工作原理、电路结构和特点的基础上，采用异步时序结构，来实现8位精度，10MS/s采样率的逐次逼近模数转换器。首先在MATLAB平台上进行系统建模，分析时钟抖动、开关非线性、比较器失调、电容失配、噪声等非理想因素对电路的影响，然后对关键电路模块进行分析和设计，包括异步时序逻辑电路，能够有效提高转换速率、降低整体功耗;采用两级动态比较器，提高速度的同时减小静态功耗;采用改进的分段式电容阵列结构，DAC电容和采样电容的复用技术能够有效降低电路版图面积。由于采用异步时序结构，能够有效提高转换速度，减少外围电路，降低时钟模块设计复杂度，从而减小了芯片面积，也降低了系统整体功耗。
　　本文基于SMIC65nm CMOS工艺，采用Cadence公司Spectre系列软件对设计的电路进行模块仿真和整体仿真。在电源电压为1.2V，参考电压为1.2V，采样率为10MS/s，输入正弦波信号情况下，仿真结果显示，当输入信号频率为4.84375MHz时，ENOB=7.85bit, SNR=53.56dB, SNDR=49.06dB,SFDR=56.81dB。采用线性拟合算法，INL(max)=1.306LSB，INL(rms)=0.992LSB，DNL(max)=2.004LSB，DNL(rms)=1.39LSB，静态功耗为25uV，各项指标均满足设计要求。

目录

声明

致谢

摘要

第一章 绪论

1．1 研究背景

1．2 国内外研究现状和意义

1．3 本文工作以及组织结构

第二章 SAR ADC原理概述

2．1 ADC的基本原理概述

2．2 SAR ADC的工作原理

2．3 ADC的主要性能参数

2．3．1 静态特性

2．3．2 动态特性

第三章 异步SAR ADC非理想因素分析以及系统建模

3．1 异步SAR ADC的整体架构

3．2 异步SAR ADC的系统建模

3．3 异步SAR ADC的非理想因素分析

3．3．1 时钟抖动

3．3．2 开关的非线性

3．3．3 比较器的失调

3．3．4 电容阵列的失配

3．3．5 噪声

3．4 异步SAR ADC的非理想因素仿真结果分析

3．4．1 时钟抖动仿真

3．4．2 比较器失调仿真

3．4．3 电容失配仿真

第四章 电路设计与仿真

4．1 异步时序电路

4．1．1 异步时序的提出

4．1．2 异步时序和同步时序的异同

4．1．3 传统同步时序的缺点

4．1．4 异步时序工作原理分析

4．1．5 异步时序转换状态的具体电路实现

4．1．6 异步时序电路整体实现

4．2 DAC电路设计

4．2．1 传统DAC的结构

4．2．2 异步SAR ADC中DAC结构的选取

4．3 比较器电路设计

4．3．1 比较器的工作原理

4．3．2 比较器各项性能参数

4．3．3 比较器结构的选取

4．3．4 比较器具体电路设计

4．4 异步SAR ADC电路的仿真分析与验证

4．4．1 DAC的电路仿真与验证

4．4．2 比较器的仿真与验证

4．4．3 整体电路的仿真与验证

4．5 异步SAR ADC的优势和瓶颈

第五章 总结与展望

5．1 总结

5．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况