片上网络部分关键链路故障的诊断与容错技术研究

摘要

3D NoC是将3D技术与片上网络相结合，集合了可扩展性强、集成度高、功耗低、延迟低等优点。3D NoC的通信节点、资源节点通过互连线连接成为一个巨大的网络。互连线包括router与router之间、IP核与router之间的普通数据链路，芯片与芯片之间垂直连接的TSV，还有一种特殊的互连线是指NoC测试外壳的旁路。因为工艺的不成熟，互连线容易在制造和使用的过程中出现故障。为保证3D NoC芯片的正常通信，本文为部分关键的数据链路的测试与容错进行了深入研究。
　　为了解决3D NoC中的通信问题、TSV失效、互连线短路等问题，需要对网络中的互连线路进行测试。而3D IC的测试技术已经成为3D芯片设计与制造的掣肘。如何避免TSV复杂测试结构的可靠性问题、保证TSV测试的正确性已经成为一个关键问题。本文中提出一种类似反弹机制的新的测试结构，通过在上下层添加硬件机制对TSV增加新的自测试结构，使我们能够很方便的测出当前TSV是否故障，再通过冗余的TSV对TSV的故障进行容错。本文中提出的新的结构不需要复杂的硬件设备和上下两层的频繁交互，本文使用DC对测试结构的面积进行仿真，使用pspice对功耗进行仿真，实验结果表明本文中提出的测试结构需要较小的面积开销，和较低的功耗。
　　目前采用IEEE1500测试外壳的方法可以一定程度上解决NoC路由器测试的问题，但当测试外壳的旁路出现一个及以上的故障时，很可能导致一整条扫描链上的NoC路由器测试失败。针对该问题，本文通过提出一个深度优先最短路径算法得到从固定的扫描输入端到扫描输出端的最短路径，并通过提出的递归划分逐步求精法对路径进行筛选分块排序，构造多条扫描测试链将整个网络中的路由器分开测试。本文给出了测试外壳旁路故障的诊断和容错方法，使用节点分类测试方法实现对NoC路由器旁路故障的定位，并通过本文提出的测试外壳结构实现对故障旁路的容错。实验证明本文提出的算法和结构可以有效对测试外壳故障情况进行诊断，提高路由测试成功的可靠性，并且有效提高芯片的制造良率。

目录

声明

致谢

摘要

第一章 绪论

1．1 研究背景

1．1．1 SoC和NoC的出现

1．1．2 SoC和NoC的测试技术发展过程

1．2 NoC互连线测试技术的研究意义

1．3 国内外研究现状

1．3．1 国内外研究现状

1．3．2 NoC核测试的研究现状

1．3．3 互连线测试研究现状

1．4 主要研究内容与论文组织结构

第二章 NoC结构和测试方法研究

2．1 NoC测试

2．1．1 router测试

2．1．2 IP核测试

2．1．3 普通数据链路测试

2．1．4 TSV测试

2．2 IEEE 1500测试结构

2．2．1 外壳测试结构

2．2．2 外壳测试方法

2．3 诊断技术与容错技术研究

2．3．1 诊断技术

2．3．2 容错技术

2．4 实验工具介绍

2．4．1 Xilinx ISE和FPGA

2．4．2 ITC’02

2．4．3 DC仿真工具

2．4．4 Pspice

2．5 本章小结

第三章 3D NoC过硅通孔的自测试和容错结构

3．1 问题描述

3．1．1 TSV故障与测试

3．1．2 现有TSV测试技术存在的困难

3．2 基于反弹原理的TSV自测试结构

3．2．1 信号回传装置

3．2．2 信号比较装置

3．3 TSV链路冗余容错结构

3．4 TSV自测试和容错过程

3．4．1 TSV测试过程

3．4．2 对故障TSV容错的过程

3．5 实验结果

3．5．1 面积开销

3．5．2 功耗开销

3．6 本章小结

第四章 片上网络路由器测试外壳旁路故障的诊断与容错

4．1 问题描述

4．2 正常测试情况

4．3 bypass故障情况

4．3．1 单故障情况

4．3．2 复杂故障情况

4．4 测试外壳旁路故障容错结构

4．5 基于深度优先的测试扫描链构造算法

4．5．1 深度优先最短路径算法(DSPA)

4．5．2 递归划分逐步求精法(RPSRM)

4．5．3 节点分类测试方法(TNC)

4．6 实例

4．7 实验结果

4．7．1 旁路故障模型

4．7．2 冗余旁路硬件开销

4．7．3 测试时间开销

4．8 结论

第五章 总结与展望

5．1 总结

5．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况