高速高精多通道数控系统中基于FPGA的EtherCAT主站设计

摘要

计算机、微电子技术的日新月异使得各行各业经历了变革性的洗礼，在制造业具有举足轻重地位的数控技术也赶上了这时代的潮流，突破了原有的格局，朝着开放多通道式、网络互联化、智能化发展，而数控系统的传统通信接口的弱实时性、复杂的现场配置、固件升级困难等缺陷渐渐成为制约其向高速高精多通道发展的障碍。目前，以太网技术在工业领域中崭露头角，越来越多的数控系统通信接口结合了以太网技术，EtherCAT(Ethernet for Control AutomationTechnology)工业实时以太网由德国倍福推出，将以太网技术执行到了底层设备级，更兼具了高传输速率、高同步性、低延时、多拓扑等特性。
　　针对数控技术中的通信接口问题，本文提出了基于FPGA实现实时以太网EtherCAT主站的设计方案。
　　首先，结合数控系统的发展状况查阅现场总线的发展历史，指出传统数控系统通信接口的局限性，并提出新的要求。研究近年来出现的实时以太网现场总线的技术背景和国际标准，通过对比主流的实时以太网解决方案，阐述EtherCAT在自动化加工、数控领域中表现出的技术优势。
　　其次，深入研究EtherCAT技术的协议原理，包括拓扑结构、寻址方式、分布式时钟同步原理、应用层协议等，为实现EtherCAT主站做好理论基础。根据研究背景，对土站整体方案实现进行规划和设计。根据主站需求，设计了以FPGA为核心的硬件电路，分别阐述了各个功能模块的设计选型并附有原理图，为主站的实现提供了可靠有效的实现平台。
　　再次，FPGA作为EtherCAT主站实现的主体平台，协议栈主体、网卡驱动等NIOSⅡ软核中实现，其他配合模块以VHDL实现。提出一种亦基于FPGA的以太网现场总线的时钟同步策略和双网口的硬件冗余提高可靠性和处理异警情况的措施的设计思路，基于FPGA可以更加精确的实现时间戳的捕获的特性;利用PI控制器原理建立时钟同步算法并构建时钟频率补偿模块以优化稳定主时钟晶振。利用双网口的硬件结构实现主站的冗余，提高系统可靠性，并给出了从站异常状态下土站的处理流程。
　　最后，构建系统测试平台，包括EtherCAT的FPGA主站控制器，台达数字交流伺服驱动器ASDA-A2-E750W和电机ECMA-C10807RS。通过测试实验表明，以本文设计主站主导的EtherCAT通信系统具有良好的实时性、同步性及稳定性。

目录

声明

致谢

摘要

第一章 绪论

1．1 课题研究的背景

1．1．1 数控技术

1．1．2 现场总线

1．1．3 工业以太网

1．1．4 SOPC技术简介

1．2 国内外研究现状及研究意义

1．3 主要研究内容及其章节安排

第二章 实时工业以太网技术EtherCAT

2．1 引言

2．2 EtherCAT系统概述

2．2．1 EtherCAT运行原理

2．2．2 EtherCAT技术优势

2．3 EtherCAT通信方式

2．3．1 数据帧结构

2．3．2 寻址方式

2．4 通信模式

2．5 分布时钟

2．6 状态机及应用层协议

2．6．1 状态机

2．6．2 应用层协议

2．7 本章小结

第三章 主站架构及硬件方案设计

3．1 基于FPGA的数控系统EtherCAT主站系统架构

3．2 主站硬件方案设计

3．2．1 FPGA控制核心电路设计

3．2．2 供电电源电路设计

3．2．3 网络模块电路设计

3．2．4 其他模块电路设计

3．3 本章小结

第四章 主站方案的软件实现

4．1 主站软件实现结构

4．2 时钟同步研究

4．2．1 时间戳的获取

4．2．2 频率补偿模型

4．2．3 时钟同步算法

4．3 EtherCAT主站可靠性设计

4．4 VHDL语言程序设计

4．4．1 VHDL硬件语言

4．4．2 主站时钟频率补偿模块

4．4．3 双口RAM模块

4．4．4 EMIF模块

4．4．5 MII监听模块

4．5 Ethercat主站软件设计

4．5．1 Nios Ⅱ介绍

4．5．2 Nios Ⅱ软核的建立

4．5．3 主站协议栈实现

4．6 本章小结

第五章 主站设计整体测试

5．1 测试平台搭建

5．2 一致性测试

5．3 实时性测试

5．4 同步性测试

5．5 可靠性测试

5．6 本章小结

第六章 总结与展望

6．1 全文总结

6．2 研究前景展望

参考文献

攻读硕士学位期间的学术活动及成果情况