智能配镜算法中基于FPGA的卷积神经网络加速器的实现

目录

声明

第一章绪论

1.1 课题研究背景

1.2.1 神经网络

1.2.2 硬件平台

1.3 本文的主要贡献和创新

1.4 论文结构安排

第二章技术背景介绍

2.1 神经网络

2.1.1 人工神经网络

2.1.2 卷积神经网络

2.1.3 全卷积神经网络

2.2 硬件平台

2.2.1 训练阶段

2.2.2 推断阶段

2.3 FPGA 开发方法

2.4 本章小结

第三章智能配镜算法

3.1 角膜地形图

3.2 整体设计方案

3.3 U-Net 神经网络

3.3.1 网络结构

3.3.2 网络训练与测试

3.3.3 软件算法实现

3.4 本章小结

第四章基于FPGA的加速器设计

4.1 运算时间统计

4.2 加速方法

4.2.1 循环展开

4.2.2 循环流水

4.2.3 数据位宽优化

4.3 加速器设计

4.3.1 卷积运算加速器

4.3.2 池化运算加速器

4.4 本章小结

第五章实验与结果分析

5.1 加速器仿真与资源消耗

5.2 SoC 硬件系统搭建

5.3 嵌入式软件开发

5.4 系统加速效果

5.5 本章小结

第六章总结与展望

6.1 全文总结

6.2 本文局限与展望

致谢

参考文献

攻读硕士学位期间取得的成果