多通道符合的数字式正电子寿命谱仪

目录

声明

摘要

第1章绪论

1．1正电子的基本性质

1．1．1正电子的发现

1．1．2正电子湮没理论

1．1．3正电子湮没参数

1．2正电子湮没实验技术

1．2．1正电子源

1．2．2正电子湮没谱的测量

1．2．3正电子湮没技术的应用

1．3数字式正电子寿命谱仪

1．4论文主要研究内容

第2章多通道符合的数字式正电子寿命谱仪的整体结构

2．1系统整体结构

2．2探测器系统

2．2．1放射源和样品

2．2．2探测器和闪烁体

2．2．3探测器的几何布局

2．3电子学系统的总体方案

2．3．1电子学系统需求分析

2．3．2电子学系统总体结构

第3章谱仪电子学系统的硬件电路设计

3．1输入缓冲电路

3．2能量测量电路

3．2．1成形滤波

3．2．2 ADC及其驱动电路

3．3定时甄别与触发电路

3．3．1定时甄别电路

3．3．2甄别阈产生电路

3．3．3触发电路

3．4时间测量电路

3．4．1时间测量方案选择

3．4．2 TDC-GP21的工作方式

3．4．3 TDC-GP21硬件电路设计

3．5 FPGA模块电路

3．5．1 FPGA的选型

3．5．2 FPGA的硬件电路设计

3．6 STM32模块电路

3．6．1 FPGA+外部处理器的方案

3．6．2 STM32的硬件电路设计

3．7电子学板PCB设计

3．7．1电源和地

3．7．2布局布线

第4章谱仪电子学系统的硬件逻辑和软件设计

4．1 FPGA硬件逻辑设计

4．1．1外设接口逻辑

4．1．2时间数值修正

4．1．3脉冲能量求解

4．1．4控制模块与数据封装

4．1．5符合与时间校准模块

4．2 STM32软件设计

4．2．1 DMA的使用

4．2．2状态分析与控制显示模块

4．2．3以太网

4．3上位机软件设计

第5章系统测试

5．1电子学性能测试

5．1．1时间测量精度测试

5．1．2时间测量线性度测试

5．1．3 ADC动态性能测试

5．1．4幅度测量的离散度和线性度

5．2．2系统噪声测试与甄别阈的选择

5．1．5甄别阈产生电路测试

5．2常规谱学测试

5．2．1传统正电子寿命谱仪及测试结果

5．2．3能谱测试

5．2．4一路接收start时的寿命谱测试

5．3多通道符合寿命谱测试

5．3．1两路互为start时的寿命谱测试

5．3．2四路互为start时的寿命谱测试

5．3．3其他组合方式的寿命谱测试

5．3．4符合计数率测试

第6章总结与展望

6．1工作总结

6．2未来工作展望

参考文献

致谢

在读期间发表的学术论文与取得的其他研究成果